# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-292775

(43)Date of publication of application: 24.12.1991

(51)Int.CI.

H01L 31/10

(21)Application number: 02-096039

(71)Applicant:

SHARP CORP

(22)Date of filing:

10.04.1990

(72)Inventor:

YOKOGAWA SEIICHI


OKABAYASHI NAONORI

#### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

penetrates a circuit by a method wherein the collector of a first PNP transistor is connected to the emitter of a second PNP transistor, the base and the collector of the first PNP transistor, the collector of the second PNP transistor, and the joint between the transistors are connected to an external circuit. CONSTITUTION: The collector of a first PNP transistor Q1 is connected to the emitter of a second PNP transistor Q2, and the emitter of the transistor Q1 is connected to a terminal E. The base of the transistor Q1 is connected to a terminal B, and the collector of the second PNP transistor Q2, is connected to a terminal C. A joint between the transistors Q1 and Q2 is connected to a terminal Out connected to a following stage, and the base of the second PNP transistor Q2 is not connected. By this setup, the effect of a parasitic photodiode in a PNP transistor can be compensated with that of a parasitic photodiode in second PNP transistor.

PURPOSE: To protect a semiconductor device against the effect of light which



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application] .

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# Japanes Publication for Unexamined Patent Application No. 3-292775/1991 (Tokukaihei 3-292775)

## A. Relevance of the above-identified Document

This document has relevance to all claims of the present application.

# B. Translation of the Relevant Passages of the Document

See also the attached English Abstract.

#### 2. CLAIMS

- 1. A semiconductor device, comprising:
  - a first PNP transistor; and
  - a second PNP transistor,

the first PNP transistor and the second PNP transistor being provided on a surface of a semiconductor substrate,

a collector of the first PNP transistor and an emitter of the second PNP transistor being connected with each other, and

a base and an emitter of the first PNP transistor, a collector of the second PNP transistor, and a connecting section of the collector and the emitter of the first and second PNP transistors being connected with an external circuit.

#### 3. DETAILED DESCRIPTION OF THE INVENTION

# (INDUSTRIAL FIELD)

The present invention relates to means for decreasing an influence of a parasitic photodiode in a bipolar IC...

# (EFFECT OF THE INVENTION)

With the foregoing arrangement, even if light enters into the circuit, the present invention can prevent the influence of the light. As a result, for a circuit dealing with a minute current in an element incapable of shutting out the light incoming from outside, and for a circuit subjected to an unignorable influence of a photocurrent caused by the photodiode, an effect of the present invention is equivalent to shutting out the light.

會日本国特許庁(JP)

40 特許出願公開

#### ❷ 公 開 特 許 公 報 (A) 平3-292775

Sint CL \*

識別記号 庁内整理番号 @公開 平成3年(1991)12月24日

H 01 L 31/10

7522-4M H 01 L 31/10

A

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 半導体装置

> 魔 平2-96039 ②特

順 平2(1990)4月10日

四分発 明 者 Ш

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

直憲

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

シャープ株式会社 人 顔 出の

大阪府大阪市阿倍野区長池町22番22号

弁理士 福士 愛彦

I. 発明の名称

半導体装置

- 2. 特許請求の範囲
  - L· 第1及び第2の2個のPKPトランジスタを 半導体基礎の最適に形成し、第1のPXPトラ ンジスタのコレクタと第2のPKPトランジス タのエミッタを姿貌し、第1のPXPトランジ スタのペースとエミッタかよび名2のPNPト ランジスタのコレクタをらびに翼PHPトラン ジスタのコレクタとエミッタの接続部を外部四 路に接続するようにした半導体装置
- 2. 発明の詳細を説明

(産業上の利用分野)

本発明は、特に光電変換業子とパイポーラ1C とが同一テップ内化形成されているか、又は欝接 して配置されているとき、パイポーラして内の書 生フェトダイオードによる影響を低速化する手段 に関するもので る。

(従来の技術)

第4回は従来のPMPトランジスタの等価回路 であり、第5図はベイポーラ1Cの中のある一個 のPNPトランジスタの略斯面図である。

第4図にかいで、PNPトランジスタQ101 のエミッタは増子を化装載され、エミッタ偶から コレクタ保護子Cヘコレクタ電流 Icial が流れる。 PNPトランジスタQ101のペースはペース婚 子Bに接続され、ペース電流 I Biol が流れる。

第5回にかいて、PNPトランジスタQ101 は、p型の半導体基板1の表面に形成された立型 エピタキシャル層2の表催に拡散された9型層3 及びもによりエミッタ及びコレクタが形成され、 n 盟エピタキシャル層 2 はペースときり、その表 直に拡散されたが磨るはペースコンタクトとせる。 これらの表面に SiOz のようた絶縁度 6 を設け、 所望の場所に穴を明けて、1層配線メタルでを基 着し、電極及び配差が形成されている。

とのような構造の場合、立型エピタキシャル層 2 とp型の半導体基板 1 との隠れ、寄生フェトダ イオードアD102が存在することになる。これ

特開平3-292775 (2)

社第4回に示されるように、トランジスタQ101 のペース質と接地間に点線で接続された容生フォ トダイオードアD102となる。

PNPトランジスタQ101が、光電変換素子であるフォトダイオードと同一チップ内に形成されているか、あるいは、近接した別のチップ内にそれぞれが設けられている場合は、本来フォトダイオードに限射されるべき光から離れた光が、寄生フォトダイオードPD102が発生する。

使って、PNPトランジスタQ101のベース 電波 Isie: は、周辺回路によって決定されるペース電流 Isie: と寄生フェトダイオードの光電流 Ipplotとの和、すなわち

Isto: = Imio: + Imple: となる。よってPNPトランジスタQ101のコンクタ電流 Icia: は、

lctol = (lstol + lsptol ) × hsptol hsptol : トランジスタQ101の hspt となる。また、寄生フェトダイオードPD102

とトランジスタを共化形成している場合には、受 光部から侵入した光の一部が寄生フェトダイオードに到達する。これらの元は微少な光電流を発生 する。トランジスタのペース電流を低電流領域で 使用する回路にかいては、特性への影響を無視で きず、この種少な光電流を防止する必要がある。 (課題を解決するための手段)

第1及び第2の同じ特性の2個のPNPトランジスタを半導体基板の表面に近接して形成し、第 1のPNPトランジスタのコレクタと第2のPNPトランジスタのエミッタを接続し、第1のPNPトランジスタのペースとエミッタかよび第2の PNPトランジスタのコレクタをらびに関トランジスタの接続部を外部回路に接続するようにした。

第1のPNPトランジスタにかける寄生フャト ダイオードの影響を名2のPNPトランジスタに かける寄生フャトダイオードにより補償すること ができる。

(突施例)

に无が発生しない場合は、

Iciel = Isiel × hysies となり、寄生フェトダイオードPD102代発生 する光電流によって変化するPNPトランジスタ Q101のコレクタ電流 / Iciel は、

d Icioi = Ippiox×bpsioi となる。

この4 Ictol により、回路の特性に多大の影響を及ぼす。

従来は、この影響を減少させるために、第5回 に示されるように、1層配差メタルでを第2の絶 経験6-1で覆い、さらにその表面を2層配差メ タル8で覆って、表面から侵入する元を連新して、 光電波1ppiozを減少させる手段を誇じていた。 (発明が無決しようとする無質)

酸送のようを構造では、チップの表面から侵入 した光は適所できるが、第5回に示されるような、 チップエッジュー1やチップ側面1-2から侵入 した光が、毎生フェトダイオードPD102に到 達する。また、同一チップ内にフェトダイオード

第1図は本気明の一実施例の等価回路図である。
同図に示されるように、第1のPNPトランジスタ
タQ1のコレクタは、第2のPNPトランジスタ
Q2のエミッタに接続され、トランジスタQ1(以
下PNPを省略する)のエミッタは強子をに接続
されている。トランジスタQ1のペースは増子B
に接続されている。第2のトランジスタQ2(以
下PNPを省略する)のコレクタは増子Cに接続
されている。トランジスタQ1とQ2の接続部の中間は接段へ接続するための増子Outに接続使されている。トランジスタQ2のペースは何所にも
接続されている。トランジスタQ2のペースは何所にも

第2図は第1図の回路を構成するための、トランジスタ2個を有するテップの略断面図である。
p型の半導体基板1の表面に形成された2個の n型エピタキシャル層2及び2-1の表面にそれぞれp型層13・14及び13-1及び14-1ならびにn\*型層15・15-1を拡散により形成する。p型層13はトランジスタQ1のエミッタとなり、p型層14はそのコレクタとなりn型エピ

# 特開平3-292775 (3)

タキシャル暦2はそのペースとたるoまた、p 型 層13 -1 はトランジスタQ2のエミッタと立り、 p 型層 1 4 - 1 はそのコレクタとたり、a 型エピ タキシャル暦3-1はそのペースとなる。そして、 n・重層15はトランジスタQ1のペース電信艦と なり、a<sup>\*</sup>型層15−1はトランジスタQ3のペー ス電極部とせる。これらの表面にSiOzのようせ 絶録裏を形成し、所望の場所に穴を明け、△ℓを 高着して電視及び配線を形成する。第2回の場合 では9週暦14を9型暦13-1に接続すると、 第1回の回路になる。この構造にかいて、 1週ェ ピタキシャル層2とp型の半導体基板1との間に 寄生フォトダイオードアD3が形成され、ュ選エ ピタキシャル暦2-1と半導体基板1との随化は 客生フォトダイオードPD4が形成される。これ らは第1図にかいて、点線でトランジスタQ1及 びQまに筆続されている。

このようなチップに光が侵入すると、第1図に 示されるように、トランジスタQ1のペース側に、 寄生フォトダイオードPD3による光電波 [pases]

から、トランジスタQ2のニミッタ電流 Iszを被 じたものとなり、

· Icir = Ici - Img

= (Ippg + Ist )× hps( - Ippg×(hpsg + 1) となる。トランジスタQ1及びQ2の電流増鉱率 が充分大きいと仮定すれば。

Icir = ( lpm + I m) ) × hpm − lpm4 × hpmg となる。

寄生フェトダイオードPD3及びPD4に発生する光電流は、同一の光に対して、第2個に示される m 選エピタキシャル層 2及び2-1と、p 選の半導体基板1との整合面積に比例する。使って、寄生フェトダイオードPD3の接合面積とが等しくまった。サイオードPD4の接合面積とが等しくまったりにし、しかも、トランジスタQ1及びQ2を近接して配置すること、つまり、集積回路にかいて、同一のパターンのトランジスタを2領並べて配置することができる。さらに、電洗増額率率の整合のとれた2個のトランジスタを形成するこ

発生する。また、トランジスタQ2 についても同様に、そのペース側に、寄生フォトダイオードPD 4 による光電波 IPD4 が発生する。トランジスタ Q1 のペース電波 IBIr は光電波 IPD8 と、筒辺 回路によって決定される電流 IBI との和となり、

I Bir コ I PDS + I Bi となる。従って、トランジスタQ1のコレクタ電流 I Ci は、

Ict = Intr × hyat

= (Ipps + Ip1) × hyst

Apri にトランジスタQ1の電佐増編率 となる。また、トランジスタQ2のエミッタ電流 Instは、

Ing = Ipp4 × ( hpm2 + 1 ).

hpag こトランジスタQ 2 の電流増展率 となる。

トランジスタQ1のコレクタ菓子とトランジスタQ2のエミッタ選子は搭載され、その中間から 増子0utを経て、後度の回路へ流入する電旋Icir は、彼述のトランジスタQ1のコレクタ電流 Ici

とにより、

IPDA = IPD4

byel = byes

という条件を実現できる。

この条件下にかいて、後収へ洗入する電池 Icir は、

Ictr ≈ Irpa× hrm; + Ist × hrm; - Irp4× hrm; ⇒ Ist × hrm;

とまる。

この結果、トランジスタQ1の寄生ダイオード PD3による影響を、トランジスタQ2による影響によって補償し、1個のトランジスタと同じ作用をすることができる。

第3回は他の実施例であって、第1回の実施例にかけるトランジスタQ1及びQ2で、定電能ペイアス回絡を付加したものである。第1回のトランジスタQ1及びQ2で対応するトランジスタをそれぞれQ11及びQ12、寄生フォトダイオードPD3及びPD4に対応する寄生フォトダイオードをそれぞれPD13及びPD14、コレクタ

# 特爾平3-292775 (4)

電視 Ici K対応するコレクタ電流を Icii、エミック電流 Isi K対応するエミッタ電流を Isi2、後度の回路へ流入する電視 Icir K対応するものを Icir K対応するものを Isir K対応するトランジスタQ1及Q2のペース電流を Isir K対応するトランジスタQ11のペース電流を Isir とし、トランジスタQ11及びQ12のそれぞれのペース側に、定電流ペイアス回路21及び2-2を設けてある。寄生フェトダイオードPD13及びPD14 Kは、光が入針すると、それぞれ光電流 Iroia 及び Iroi4 が発生する。

この回路にかいて、トランジスタQ11のペース電流 Iplic は、光電流 Ippis と展辺回路によって決定される Imliと定電流パイアス回路 2 1 に流れる空電流 Imliとの和となり、

I alir = I pola + I sli+ I ali となる。よって、トランジスタQ11のコレクタ 電流 I clid、

 $I_{CII} = I_{BIII} \times h_{FBII}$   $= (I_{FDII} + I_{BII} + I_{BII}) \times h_{FBII}$ 

 $I_{Clir} = (I_{PDi2} + I_{Bi1} + I_{Bi1}) \times h_{PBi1}$ -  $(I_{PDi4} + I_{Bi2}) \times h_{PBi2}$ 

とたる。

以下、第1図にかける場合と同様に、電流増配 率の整合のとれた3個のトランジスタを形成する ことにより、

I PDIS = I PDI4

h puli = h puli

という条件を実現できる。

ここで、 b pail と b pai2 とはそれぞれトランジスタQ11及びQ12のコレクタ電流依存性があり、 b pail と b pai2 とを特定よく等しくすることができない場合がある。そこで、光電流 I pai2 及び l pai4 に比べて充分大きく、なかかつ等しい定電流 I aii 及び l aixを設定すること、すなわち

I<sub>all</sub> = I<sub>al2</sub> > I<sub>PD18</sub> ⇒ I<sub>PD14</sub> とすることによって、b<sub>PD11</sub> と b<sub>PD12</sub> の差をさら に小さくし、近似性の特度を高めることができる。

上記の条件により、後段の回路へ進入する電流 leit は、 h Pail : トランジスタQ11の電流増幅率また、トランジスタQ12のペース電流 I m 1 2 r は、光電流 I pad と定電流パイアス回路22に流れる定電流 I at a との和となり、

Istar = Iros4 + Iata となる。よって、トランジスタQ12のエミッタ 電波 Iataは、

Iziz= Iaizr × ( brais + 1 )

 $= (I_{PD|4} + I_{a|2}) \times (b_{PE|2} + 1)$ 

hpmi2 こトランジスタQ12の電洗増幅率

第1回の場合と同様化、後数の回路へ渡入する 電流 leir は、トランジスタQ11のコレクタ電 流 leirから、トランジスタQ12のエミッタ電流 lmrを減じたものとなり、

I ctir = I cti - Imiz

 $= (I_{2018} + I_{811} + I_{811}) \times h_{2211}$ 

 $-(I_{2014} + I_{212}) \times (h_{2312} + 1)$ 

となる。トランジスタQ11及びQ12の hpm が 充分大きいと保定すれば、

 $I_{Cllf} \approx I_{PD18} \times h_{PB11} + I_{B11} \times h_{PB11} + I_{B11} \times h_{PB11}$ 

- I PD14 × h PB12 - I E12× h PB12

□ IB11× h FB11

となる。この結果、第3図の実施例においても、 第1図の実施例と同様に、見かけ上、光の侵入の 影響を受けず、寄生フォトダイオードによる光電 流の発生しない1個のトランジスタと同じ動作を することができる。

(発明の効果)

本発明は以上のような構造であるから、図路内 に光が侵入してもその影響を防止できるので、外 値から受入してくるだを遮断することができない 象子の内邸で微少電流を扱っている回路や、寄生 フォトダイォードによる光電液の影響が無視でき 立い象子に対して、光を遮断したと同等の効果を 奏する。そして、上記の回路や象子の特性を同上 することができる。

#### 4 図面の簡単な説明

第1図は本発明の一実施例の回路図、第2図は 第1図の回路を具体化したチップの略断面図、第 3 図は本発明の他の実施例の回路図、第4 図は従来の回路図、第5 図はとれを具体化したチップの映版 第5 図はとれを具体化したチップの映画 30 7 4 2 2

1 …半導体基板、2 …n型エピタキシャル層、 13,13-1,14,14-1…p型拡散層、 15,15-1 …n<sup>+</sup>型拡散層、Q1,Q2,Q11, Q12 …P N P トランジスタ、P D 3, P D 4, P D 13、P D 14 …字生フェトダイオード

代理人 福 士 愛 李二十二

